Searching PAJ Page 1 of 2

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-051093

(43) Date of publication of application: 05.03.1987

(51)Int.Cl.

G11C 11/34

(21)Application number : 60-189502

(71)Applicant: HITACHI LTD

(22) Date of filing:

30.08.1985

(72)Inventor: SHINODA KOJI


ISHIHARA MASAMICHI

## (54) SEMICONDUCTOR MEMORY DEVICE

## (57)Abstract:

PURPOSE: To obtain both functions of a static column mode and a page mode by providing a function for directly transmitting an address signal supplied to an address buffer and a latch function for holding the address signal synchronously with the edge of a control signal.

CONSTITUTION: A column address buffer C-ADB realizes three types of continuous access modes. Therefore, it is operated by a timing signal ce formed based on a chip selecting signal CE and provided with a function for directly transmitting as it is the address signals AY0WAYn of a column system consisting of n+1 bits supplied from an external terminal, a latch function for holding the address signals AY0WAYn synchronously



with the edge of an internal control signal cs and a multiplexer function for receiving an address signal formed by an address counter circuit ADC.

## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

## ⑫日本国特許庁(JP)

① 特許出願公額

# ® 公 開 特 許 公 報 (A) 昭62-51093

 識別記号 101 庁内整理番号 8522-5B ❷公開 昭和82年(1987)3月5日

審査請求 未請求 発明の数 1 (全9页)

◎発明の名称 半導体記憶装置

②特 願 昭60-189502

**鐵出 願 昭60(1985)8月30日** 

 孝 司 皆趣

青梅市今井2326番地 株式会社日立製作所デバイス開発セ

**63発明者 石原** 

政道

青梅市今井2326番地 株式会社日立製作所デバイス開発セ

ンタ内

ンタ内

③出 顋 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

⑩代 理 人 一角理士 小川 勝男 外1名

明 箱 寶

発明の名称 単導体記憶装置

### 特許請求の範囲

- 1. 外部幽子から供給されるアドレス信号をそのまま伝える機関と、外部端子から供給される所定の制御信号のエッジに同期して外部端子から供給されるアドレス信号を保持するラッチ機能を備えたアドレスパッファを含むことを特徴とする必導体配達装置。
- 2. 上記アドレスパッファは、カラム系のアドレス信号であることを特徴とする特許請求の範囲第 1項記載の半導体記憶遊響。
- 3. 上記アドレスバッファは、外部端子から供給される所定の関係信号の組み合わせにより、その動作モードが指示され、外部端子から供給されるアドレス信号が初期銀とされ、所定の制御信号に従って振進動作を行うアドレスカウンタ回路により形成されるアドレス信号とを選択的に伝えるマルチプレクサ機能を持つものであることを特徴とする

特許請求の範囲第1又は第8項記載の半導体記憶 装置。

### 発明の辞相な説明

#### (技術分野)

この発明は、半導体記憶装置に関するもので、 例えば、周辺間路がスタティック型回路により構 成されたダイナミック型RAM (ランダム・アク セス・メモリ) に利用して有効な技術に関するも のである。

#### (背景技術)

グイナミック型RAMにおける連続アクセス動作として、ロウ系選択団路により1つのワード線を選択状態にしておけるスアドレスススに同期してカラム系のアドレスススに同期してカラム系の投えることでである。上記のは、上記のはいる。 は、上記のは、カラム系のではよって、 は、上記のは、カラム系のではよって、 は、上記のは、カラム系のではよった。 は、上記のは、カラム系のでを行った。 には、カラム系のできる。 には、カラム系のできる。 には、カラム系のできる。 には、カラム系のできる。 には、カラム系のできる。 には、カラム系のできる。 には、カラム系のできる。 には、カラム系のできる。 には、カラムアドレス信号を変化させてデー タ線を吹ゃに切り換えることによって、上記ワー ド狼に結合されたメモリセルの連続的な読み出し **/蒼き込み動作を行うようにした、いわゆるスタ** ティックカラムモードとが公知である。

前者のページモードは、カラムアドレスストロ ■ブ信号をクロックとして外部稿子から供給され るアドレス信号の取り込みを行うので、比較的高 速に連続アクセスが可能になる反而、外部端子か らクロック信号を供給する必要がある。模型のカ ラムスタティックモードは、カラム系のアドレス 信号の変化させるのみで連続アクセスが可能にな る反面、外部端子から供給されるアドレス信号の スキュー(アドレス信号の変化タイミング差)に よってその動作選度が比較的遅くなる。すなわち、 多ピットからなるアドレス信号のうちの最も遅く 変化するアドレス値号を待ってカラム選択動作が 行われることになる。このように、四者には、そ れぞれ一畏一短があり、逆来のダイナミック型R AMは、上記いずれかの機能を持つようにされる

ものである.

を僻えたアドレスパッファを用いて、ページモー ドとスタティックカラムモードの弱機能を実現す るものである。また、アドレスパッファにマルチ プレクテ機能を特たせて外駆歯子からのアドレス 信号と的部で形成されたアドレス信号とを選択的 に受け付けるようにし、これらを外部制御縄子で 制御して上配内部アドレス信号による連続アクセ スも行えるようにするものである。

### (実施例)

第1図には、この発明の一実施例のダイナミッ ク型RAMのブロック図が示されている。同題の ダイナセック型RAMは、特に制限されないが、 8ピットの単位でアクセスするダイナミック型R AMであり、公知の半導体集税回路の製造技術に よって、単結晶シリコンのような半導体基版上に おいて形成される。

この実施例では、特に制限されないが、メモリ アレイは、M-ARYI、M-ARY2のように 左右2つに分けて配置されている。各メモリアレ イM-ARYL、M-ARY2において、8本の

なお、上記連続アクセス機能を備えたダイナミ ック型RAMに関しては、例えば日経マグロウヒ ル社1983年7月18日付の雑誌「日経エレク トロニクス』第169異ないし193貫、柳日立 退作所昭和 S 8 年 9 月発行「日立し C メモリデー タブック』参照)。

#### (黏明の目的)

この発明の目的は、動作の多級根化と高速動作 化を図ったダイナミック型RAMを遊供すること にある。

この発明の前記ならびにその他の目的と新規な 神機は、この明細書の記述および巡付鑁園から呉 らかになるであろう。

#### (強弱の観製)

本難において関系される発明のうち代表的なも のの概要を簡単に説明すれば、下記の通りである。 すなわち、外部磯子から供給されるアドレス信号 をそのまま伝える機能と、外部納子から供給され る既定の制御信号のエッジに同期して外部端子か **る供給されるアドレス獲得を保持するラッチ機能** 

相捕データ線列が一組とされ、同図においては縦 方向に向かうよう形成されている。すなわち、メ モリアレイを8プロック(マット)に分けて構成 するのではなく、8ビットのデータ線、同一の人 モリアレイ内の互いに関合う3本の相補データ級 対に対して、1つのアドレスが割り当てられ、周 図では債方何に関に配置される。このようにする ことはよって、メモリアレイ及びその周辺回路の 簡素化を図ることができる。上記メモリアレイM - ARY1、M-ARY2にマトリックス配置さ れるメモリセルは、情報記憶用のキャパシタとア ドレス選択用のMOSFBTとからなる1MOS 型のダイナミック型メモリセルが用いられる。こ のメモリセルのアドレス選択頃のMOSPETの ゲートは、リード線に結合され、そのドレイン( ソース)は、データ線に結合される。

ロウ系アドレス遊択線(ワード線)は、上記各 メモリアレイMTARY1。MIARY8に対し て左右の横方向に向かうよう形成され、同図では 維方向に頭に配蔵される。

上記根様データ複対は、カラムスイッチで一3 WI, C-SW2を介して8本の共通根積データ 線対CDI, CD2に選択的に接続される。同図 おいては、上記共通相補データ線対は機方向に追っている。これらの共通相補データ線対に関うしましている。これらの共通相補データ線対CDI, CD2は、メインアンでMAI, MA2の入力端 子にそれぞれ接続される。

センスアンプSA1、SA2は、上記メモリアレイの相補データ線別の微少説み出し電圧を受け、 そのタイミング信号をpaにより動作状態とされ上 記読み出し電圧に従って相補データ線対モハイレ ベルノロウレベルに増幅するものである。

ロウアドレスバッツァRへADBは、チップ遊祝信号でEに基づいて形成されたタイミング保号
ceにより動作状態にされ、外部囃子から扱給されるm・Lビットからなるロウ系のアドレス信号
AX0~AXmを受け、内部相補アドレス信号・0~am, a0~xmを形成して、ロウアドレス
デコーダRーDCRへ送出する。なお、以後の説
明及び図面においては、一対の内部相様アドレス

信号、例えば a 6 . a 6 を内部相様アドレス値号 a 0 と表すことにする。したがって、上記内部相様アドレス個号 a 0 ~ a m 、 a 0 ~ a m は、内部相様アドレス信号 a 0 ~ a m に使って 1 本のワード線をサード線選択タイミング信号 a 1 に同期して選択する。

9 ~ a n , a 0 ~ a n を内部相補アドレス循号<u>a</u> 0 ~ <u>a</u>n と載す。

カラムアドレスパップッC〜ADBにより形成された内部相補アドレス信号ad〜aa, ad〜aのは、カラムデコーダCーDCRは、その動作がデータ被遂択タイミング信号をソによって制御され、をれに伝えられたアドレス信号をデコードしてデータ被選択タイミング信号をソに同期して8本からなるデータ線の選択動作を行う。

カラムスイッチC-SW1, C-SW2は、上記データ線の選択信号を受け、上記 8 対の相続データ線を対応する 8 対の共通相続データ線と接続する。なお、問題では、例示的に示された上記相補データ線対及び美速相補データ線対は、1 本の線により実現している。

入出力圏略 I / O は、統み出しのためのデータ 出力パッファと、審込みのためのデータ入力パッ ファとにより構取される。上部データ以力パッファは、短み出し時に動作状態にされ、動作状態に された一方のメインアンプMA1又はMA2の出力信号を増加して外部端子D9~D?へ送出する。また、上記データ入力バッファは、春込み動作の時に動作状態にされ、外部端子D9~D7から供給される書込みではいる。なけ、同図ではこの音込み系の信号経路が省略されている。上記でクリンステート出力機能を持ち、それが非動作状態におかれるとき、その出力をハイインピーダンス(又はフローティング)状態にさせる。

内部制御信号発生関路TCは、4つの外部制御信号をCE(サップイネーブル信号)、WE(ライトイネーブル信号)、CE(出力イネーブル信号)と、特に制取されないが、上記アドレス信号を0~2m及びa0~2cを受けるアドレス信号の変化検出信号をとを受けて、その動作モードに応じたメモリ動作に必要な各種タイミング信号を形成して送出た

特に制限されないが、自動リフレッシュ国路は BFCは、フレッシュアドレスカウンタ、ダイマー好を含んでおり、外部端子から供給されたリフレッシュ信号RBFをロウレベルにすることにより超動される。すなわら、内部チップイネーブル借号 caがハイレベルとされた非選択(保持)状態において、リフレッシュ信号RBFをロウレベ ルにすると自動リフレッシュ回路REFCは、図示しない制御像号によってロウアドレスバッフサを切りにより部に設けられたマルチャレスの受を切りではより形成されたリフレッシュアドレスス保号をの対し、インスアンプSAの増留動作とによるリフレッシュ動作(オートリフトをロウレッシュを行うして、リフレッシュ)を行うものである。

類を図には、上記カラムアドレスパッファ CーAD B と アドレスカウンタ 画路 AD Cの一実 他例の 面路図が示されている。 同図において、 P チャンネルM O S F B T と 区別される。

周囲には、代景として1ピット分のアドレスバ

ッファの単位回路が永されている。外部幽子AY n から供給されるアドレス信号は、内部チップイ ネーブル信号ceはよって解御されるナンド(N AND〉ゲート回路G1を介してマルチプレクサ 15路を構成する一方の入力調子である P チャンネ ルMOSPETQ2とNチャンネルMOSFET Q3のゲートに供給される。上記シチャンネルM OSFETQ2のソースと意識地匠Vccとの間に は、反転の制御信号でsを受けるPチャンネルM ひSFETGIが設けられ、NチャンネルMOS FETQ3のソースと国路の接地電位点との間に は、制御循母によを受けるNチャンネルMOSF BTQ4が設けられている。なお、上記外部嫡子 から供給されるアドレス循母AYnと内部チップ イネーブル信号とを受けるCMOSナンドゲート 樹路に、上起欝額信号cc, ccを受けるスイッ チMOSFETQ1. Q4を付加することにより、 両組路を1つの凹路として構成するものであって

上記マルチプレクサ圓路の偽方の入力竭子であ

るPチャンネルMOSPSTQ6とNチャンネルMOSPETQ7のゲートには、アドレスカウンク関路ADCの対応された出力信号an、が供給される。これらのMOSPETQ6、Q7にも上記同様なPチャンネルMOSPETQ5とNチャンネルMOSFETQ8がそれぞれ殺けられる。これらのMOSFETQ1、Q4のゲートと交左接続されることによって、上記制御信号cs、 as が交差して供給される。

上記2つの回路の出力端子は共通投機され、ラッチ道路を構成する入力回路としてのCMOSインバータ型路IVIの入力協子に接続される。このインバータ回路IVIの出力信号 y csにより動作状態にされる。上記インバータ回路IVIの出力信は、CMOSインバータ回路IV2の入力端子に伝えられる。このインバータ回路IV2の入力結子に伝えられる。このインバータ回路IV2の入力に分置される。このクロックドインバーをの入力に帰還される。このクロックドインバーをの入力に帰還される。このクロックドインバー

## 特開昭62-51093(5)

ク阿路IV3は、上記クロック信号のcsの反転借号によって動作状態にされる。上記クロックドインペーク BBIV では、上記クロック BBIV では、上記のロックドルにあってからいインスを化する。というでは、というでは、大力の関係をは、クロックドインストンの関係になれることによる、マルチェック 関路としての動作を行う。

上記ラッチ回路を構成するCMOSインバータ 関路IV3の出力循号は、CMOSインバータ 路iV4の入力端子に供給され、このインバータ 回路IV4の出力端子から、反転内部アドレス倫 号aiが送出される。このインバータ回路IV4 の出力信号は、CMOSインバータ回路IV5の 入力端子に供給され、このインバータ回路IV5の の出力端子に供給され、このインバータ回路IV5の の出力端子に供給され、このインバータ回路IV5 の出力端子が多数反転の内部アドレス信号 a 1 が 送出される。

次に、第3週ないし第5回にに示した告タイミング圏を参照して、上記アドレスパッファローAOFとアドレスカウンタ回路ADCの選択的な動作により英現される3種類の連続アクセスモードを説明する。

第3脳には、スタチィックカラムモードによる 読み出し動作を説明するためのタイミング圏が示 されている。

チップイネーブル機母CEがハイレベルからロッカレベルに変化するタイミングに対いて、外のロックドンリアル循母CSがハイレベルなら、外のの子がら供給されるアドレとされる。スタティックテムを連続アクセベルのままに連続される。ストーマンとによって、中国に対したマルーである。ことによって、のは、中国に対したマルに、アウリンベルに固定される。この結果、PSドロカロウレベルに固定される。この結果、PSドロカルメンをは、スイがオン状態に機符されるため、マルチプレスイがオン状態に機符されるため、マルチプレフィがオンサレ

アドレスカウンタ回路ADCは、縦列形態にさ れたフリップフロップ国路FFO~FFSと、そ れぞれのフリップフロップ国路FF0~FFカの セット入力はテンドゲート回路GO~Gのを介し てアドレスパッファローADBの内部アドレス信 母a0~anがそれぞれ川輪される。これらのゲ - ト回路 G O ~ G n は、後述するように、内部ア ドレス信号による高速速銃動作モードにされた時 に発生される I ショットパルスャca' によりゲー トを聞き、上記外部選子から供給されたアドレス 信号と対応したアドレス信号が初期値として各フ リップフロップ国路FFO~FFnに取り込まれ る。また、初段のフリップフロップ経路FF8の 計数入力には、クロックドシリアル信号CSに基 づいて形成された内部信号caのエッジ、例えば ハイレベルからロウレベルへの立ち下がう時にそ の計数動作を行う、フリップフロップ回路PPO のチャリー信号は、次段FF1の計数入力に供給 される。これによって、パイナリーカウンタ動作 が行われる。

したがって、外部端子から状始されるロウ糸のアドレス信号AXとカラム系のアドレス信号AYにより、メモリセルの選択動作が行われる。例えば、図示しないが、ライトイネーブル信号WEがハイレベルの紙み出し動作の時、出力イネーブル信号OBがロウレベルにされると、選択されたノ

モリセルの配復情報Dout が外部調子Dへ送出さ れる。上型状態において、カラム系のアドレス信 号AY(AYり~AYn)を変化させると、上記 アドレスパッファC~ADBがこれに応答して内 部アドレス信号を変化させる。これにより、カラ ムデコーガローDCRI又はC・DCR2がそれ を解読してカラムスイッチ飼路の切り換えが行わ れ、その那度切り換えられたメモリアレイの相補 データ線の信号が外部端子のへ送出される。以上 がスタティックカラムモードでの読み出し動作で ある。このスタティックカラムモードでは、任意 のクイミングでのアドレス切り換えによる連続で クセスが可能にされる。なお、者込み動作の場合 には、上配アドレス環号AYの変化に関期して外 部遊子Dへ客込み信号Diaを供給することによっ て、連続的な書込み動作が実行される。

第4個には、ページモードによる読み出し動作 を提明するためのタイミング図が示されている。

上記同様に、チップイネーブル很号CBがハイ レベルからロウレベルに変化するタイミングにお

いて、クロックドシリアル偶写CSがハイレベル なら、外部蝎子から供給されるアドレス信号AY 0~AYのによる連続アクセスモードとされる。 上記クロックドシリアル信号CSは、最初の1サ イクル期間においてハイレベルの皮皮に維持され る。これにより、上記スタティックカラムモード と関様に、最初の8ピット分の読み出し動作が行 われる。ページモードでは、商速アクセスを実建 するため、カラム系のアドレス切り換えをクロッ ク信号により同斯して行う。この実施例では、上 記クロックドシリアル信号CSが上起アドレス切 り投えのためのクロック信号として使用される。 すなわち、クロックドシリアル信号CSをロッレ ベルにすると、ラッチ囮路の入力インバータ団路 「Vlが非動作状態に、帰選用インバータ自路」 ¥3が動作状態にされる。これにより、外部選子 から供給されるアドレス信号AYが無効にされ、 前に取り込んだアドレス信号を一旦保护する。次 に、クロックドシリアル信号は3をロカレベルか らハイレベルに変化させると、このタイミングに

おいて、一時的に入力用インパータ図路(Vlが 動作状態に、結選用インパータ国路IV3が非勤 作状態にされる。この結果、上記クロックドシリ アルは号CSのハイレベルへの立ち上がりエッジ において、外部囃子から供給されたアドレス信辱 AY(AY0~AYa)の取り込みと深持が行わ れ、このラッチ扇路の出力信号により内部アドレ ス信号が形成される。このようなタイミング信号 による外部アドレス債券の取る込み方式により、 アドレス信号のステェーを考慮することなく、崔 ちにカラム切り換えを行うことができるので、商 遊な連続アクセス(ページモード)を実現でまる ものである。なお、雷込み動作の場合には、上記 クロックドシリアル信号CSと間期して外部端子 Dへ普込み彼号Dinを供給することによって、連 説的な等込み動作が実行される。

第5 図には、高速シリアルモード(拡張ニブルモード)による統み出し制作を提明するためのタイミング図が示されている。

チップイネーブル信号CEがハイレベルからロ

上記クロックドシリアル個号でSのロウレベルにより、マルチプレクサ類島の制御信号で s がロウレベルに、 c a がハイレベルにされる結果、P サャンネルM O S F E T Q 5 と N チャンネルM O S F E T Q 8 と N チャンネル M O S F E T Q 8 と N チャンネル M O S F E T Q 8 がオン状態になり、マルチプレクサ 四峰はアドレスカウンタ過路人口C 側の回路が続

作状態にされる。これにより、上配取り込まれた アドレス信号AYに対応された内部アドレス信号 an 等がラッチ回路に伝えられる。そして、好 に制限されないが、クロックドシリアル信号CS がハイレベルにされたタイミングにおいて、カラ ム系の選択動作が開始される。上記クロックドシ リアル信号CSのハイレベルへの立ち上がりにお いて、簡記ページモードと間接に、ラッチ国路の 入力用インパータ服路IVIが一時的に動作状題 に、帰還用インバータ回路しV3が非動作状態に される。これにより、上記初期値アドレス信号に 保持が行われ、このラッチ國路の出力信号により 内部アドレス個号が形成される。このカラムデコ ーグ函路C~DCRI又はC~DCR2は、この アドレス信号を解説してデータ線選択信号を形成 するので、既に取り込まれているロク系のアドレ ス信号AXに従って選ばれているワード機に貼合 されたメモリセルのうち、上記アドレス結号ac \* 等により選択されたデータ線に結合されたメモ

リセルからの記憶情報が外部蝎子Dへ送出される。 上記クロックドシリアル信号CSをロウレベルに 変化させると、アドレスカウンタ図路ADCの計 放動作が行われ、その遊進されたアドレス信号が、 上配クロックドシリアル信号CSのロウレベルに よって樹御保与ともがロウレベルに、こすがハイ レベルにされるため、上紀祠様にラッチ国路の入 方に伝えられる。クロックとシリアル信号CSを ロウレベルからハイレベルに変化させると、この タイミングにおいて、ラッチ囮路が上記歩進され たアドレス信号の取り込み保持を行うため、カラ ム系の内部アドレスは与が疲化される。これに応 じてカラム切り換え動作が行われ、連続額み出し 動作が行われる。この高速シリアルモードでは、 前配のように外部端子からアドレス信号を供給す るスタティックカラムモードのようにアドレス係 号のスキューを考慮する必要が無いから、その分 高速アクセス関作を行うことができる。 なお、書 込み動作のときには、上記クロックドシリアル保 号に同期して外距端子Dへ登込み信号 Diaを供給

すればよい.

#### (幼 異)

(i) アドレスバッファに外部縮子から供給されるアドレスに与をそのまま伝える機能と、外部縮子から供給される所定の制御信号のエッジに同期しての外部端子から供給されるアドレス信号を保持するラッチ機能を設けることにより、スタティック域を受けることにより、スタティック域を必要があるというな理論アクセスモードの両機能を併せ持つ半半られる。

関アドレスパッファにマルチプレクサ製能を付加することにより、外部鍵子からのアドレス間号と内部で形成されたアドレス個号とを選択的に受け付けるようにし、これらを外部制御嫡子で制御することにより、アドレス個等のスキューを考慮することなく、高速にメモリセルの連続アクセスを行うことができるという効果が得られる。

(3) 上記(1) 及び/又は(3) により、2 ないし3 種類の連続アクセスモードの中から、そのシステム又はその時々の動作形態に応じて最も適切な連続アクセスモードを選ぶことができるという効果が得られる。

以上本独明者によってなされた発明を実施例に 基づき其体的に説明したが、この強明は上記実施 例に限定されるものではなく、その聖旨を追脱し ない範囲で様々変更可能であることはいうまでも ない。例えば、クロックドンリアルはほうらい。 動作モードを指示する制御信号と、クロックは号 から構成されてもよい。また、アドレスバッファ に設けられるマルチブレクサ回路及び、種々の実 能形態を採ることができるものである。

さらに、外部アドレス信号は、共通の外部端子からロウアドレスストローブ信号RASとカラムアドレスストローブ信号CASにより時来列的に供給するものとしてもよい。この場合、カラムアドレスストローブ信号CASに基づいて上記アド

## 特開昭 62-51093(8)

レスパッファに設けられるラッチ回路に供給されるクロック信号を形成するものとすればよく、上 記画速シリアル動作モードとページモードとを区 別するための複雑信号を追加すればよい。

#### (利用分野)

この発明は、少なくともカラム系選択回路がスタティック型回路により構成されるダイナミック型RAMが応じ、スタティック型RAMが応じ同様に利用することができるものである。

#### 製面の循単な説明

第1図は、この発明に係るダイナミック型RA Mの一実施鎖を示す内部構成プロック図、

第2回は、そのアドレスパッファとアドレスパッファの一支施例を示す回路図、


第3回は、その動作の1つであるスタティック カラムモードを説明するためのタイミング図、


第4図は、その動作の他の1つであるページモードを説明するためのタイミング図、

第5 図は、その動作の更に他の1つである高速 シリアルモードを検明するためのタイミング図で **赤** 為。


M-ARY1、M-ARY2、・メモリアレイ、SA1、SA2・・センスアンプ、R-ADB・・ロウアドレスパッファ、C-SW1、C-SW2・・カラムスイッチ、C-ADB・・カラムアドレスパッファ、R-DCR・・ロウアドレスデコーダ、C-DCR1、C-DCR2・・カラムアドレスデコーダ、MA1、MA2・・メインアンプ、でC・・内部制御信号発生回路、ATG・・アドレス信号変化検出回路、「/O・・入出力回路、ADC・・アドレスカウンタ回路、REPC・・自動リフレッシュ回路


代理人养理士 小川 胁拐





# 特制昭62~51093(9)





【公報程別】特許法第17条の2の規定による補正の掲載 【部門区分】第6部門第4区分 【発行日】平成5年(1993)9月10日

【公開香号】特開昭62-51093 【公開日】昭和62年(1987)3月5日 【年通号数】公開特許公報62-511 【出願香号】特願昭60-189502 【国際特許分類第5版】 G1C 11/401

[FI]

G11C 11/34 362 C 8320-5L

等一种 2019 D2 融 (自乳)

平成 4年8 月10日

经自负电话符

事件の表示

階刻 60 华 特許限 鄭 189502号

雅明の名称 半導体的複数器

横正をする省

事件との関係 特許出願人

名 称 (519) 株式会社 日 立 製 作 蔚

代 現 人

厨 所 〒100 東京都千代田区丸の内一丁目 5 番!号 株式会社日立製作所内

電話 東京 \$212-1511 (火代表)

氏 名 (6850) 介巫太 小 川 勝 !

糖匠の対象 明細書の物料満来の範囲の初

補正の内容

1. 智路請求の範囲を別板のとおり矯正する。

別既

特許別求の稲田

1・数数の外部制御信号と、アドレス信号と
が供給される外部報子と、上記外部制御信号
に基づいて内部制御信号を形成するための内
部制御信号発生回路と、アドレスパッファと、
アドレスカウンタ回路と、メモリアレイと、
センスアンプと、入出力回路とを有する半端
体温線装置であって、上記アドレスカウンタ
回路は上記外部類子から供給されるアドレス
信号を対定させるとともに、上記外部類子
から供給されるアドレス信号と大記内部アドレス信号を対生させるとともに、上記外部類子
から供給されるアドレス信号と上記内部アドレス信号を対生させるとともに、上記外部類子
から供給されるアドレス信号と上記内部アドレス信号と表徴状的に伝えるマルチブレクサ
機能を持つものであることを特徴とする半導
体記数据

2. 上記アドレスパッファは、カラム系のア

ドレス値号であることを6分割とする初許請求 の範囲第1項記載の学導体記憶装置。

3 · 上記アドレスバッファは、上記外部制御 信号の組合セによりその動作モードが投示されることを勧繳とする特許当本の範囲第1項 記載の学業体制強実置。

代迎人 弁理士 小川 野 豊